Pulse — це новий симулятор VHDL, розроблений Óscar Grimal. Проєкт, написаний на C++ під ліцензією MIT, знаходиться на стадії розробки та пропонує повний інструментарій: від компілятора до необхідного виведення сигналу.
Виведення сигналу реалізовано у вигляді текстового інтерфейсу користувача (TUI), що забезпечує кросплатформну сумісність. Для роботи проєкту потрібен компілятор C++20 та CMake.
Оскільки VHDL — це досить велика мова, особливо з урахуванням стандартних бібліотек, підтримувані мовні та бібліотечні функції наразі обмежені. Дозволено лише базові пакети та типи IEEE, а значення за замовчуванням ще не підтримуються.
Згідно з дорожньою картою, опублікованою на GitHub, будуть додані нові функції мови VHDL, зокрема generics та додаткові типи, а також покращений симулятор. Планується також додати підтримку змішаних мов із Verilog, але SystemVerilog, як завжди, залишається поза увагою.
Буде цікаво порівняти Pulse з ghdl.
Одна думка про «Pulse: Новий симулятор VHDL»
- jpa каже: 14 вересня 2026 о 11:23
Приклад проєкту виглядає так, ніби він взагалі не є валідним VHDL:
https://github.com/oscar30gt/pulse/blob/main/test-project/counter.vhd
(необхідні бібліотеки навіть не імпортовані, циклічний процес з ‘clk = “1”‘ видається досить дивним, а збільшення std_logic_vector, схоже, не забезпечує безпеки типів.Головна перевага GHDL, яка мені подобається, полягає в тому, що те, що компілюється за його допомогою, зазвичай є валідним та портативним VHDL. Багато інструментаріїв від постачальників приймають багато дивних нестандартних речей, і тоді виникають проблеми, якщо ви намагаєтеся перейти на іншого постачальника.
Але, можливо, зараз цей проєкт орієнтований більше на вивчення та освітні проєкти, де вам не потрібен код, який насправді пройде будь-який інструмент синтезу, а ви просто практикуєте базовий синтаксис VHDL.
Відповісти